| 面向 ISE 软件用户的 Vivado Design Suite 高级 XDC 和静态时序分析培训
Vivado Advanced XDC and Static Timing Analysis for ISE Software Users |
培训特点 |
| 个性化、顾问式培训，互动式授课，针对实际需求，项目案例教学，实战项目演示，超级精品小班。 |
| 培训讲师 |
华为，中科院，上海贝尔，中兴，Xilinx,Intel英特尔,TI德州仪器，NI公司，Cadence公司,Synopsys，IBM，Altera，Oracle，synopsys，微软，飞思卡尔，等大型公司高级工程师，项目经理，技术支持专家，曙海科技，资深讲师。
大多名牌大学，硕士以上学历，相关技术专业，有丰富的理论素养，十多年实际项目经历，开发过多个大型项目，热情，乐于技术分享。针对客户实际需求，案例教学，边讲边练，互动式沟通，学有所获。
更多师资力量信息请参见曙海师资团队，请点击这儿查看。 |
| 培训报名与课程定制 |
如果您想学习本课程，请点击这儿联系报名老师。
如果您没找到合适的课程或有特殊培训需求，请点击这儿订制培训。 |
| 班级规模及环境--热线:4008699035 手机:15921673576/13918613812( 微信同号) |
|
坚持小班授课，为保证培训效果，增加互动环节，每期人数限3到5人。 |
|
开课时间和上课地点 |
上课地点：【上海】：同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】：电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】：北京中山/福鑫大楼 【南京分部】：金港大厦(和燕路) 【武汉分部】：佳源大厦（高新二路） 【成都分部】：领馆区1号（中和大道） 【沈阳分部】：沈阳理工大学/六宅臻品 【郑州分部】：郑州大学/锦华大厦 【石家庄分部】：河北科技大学/瑞景大厦 【广州分部】：广粮大厦 【西安分部】：协同大厦
近开课时间(周末班/连续班/晚班）： Vivado Design Suite 静态时序分析和 Xilinx 设计约束培训开班时间：2024年12月30日......(欢迎您垂询，视教育质量为生命！) |
|
实验设备和授课方式 |
☆资深工程师授课
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
|
新优惠 |
|
☆在读学生凭学生证，可优惠500元。 |
|
质量保障 |
|
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
|
课程大纲 |
| |
|
面向 ISE 软件用户的 Vivado Design Suite 高级 XDC 和静态时序分析培训
Vivado Advanced XDC and Static Timing Analysis for ISE Software Users
Who Should Attend?
Existing Xilinx ISE Design Suite FPGA designers
Course Outline
1
Design Methodology Summary
Vivado IDE Review
Accessing the Design Database
Lab 1: Vivado IDE Database
Static Timing Analysis and Clocks
Lab 2: Vivado IDE Clocks
Inputs and Outputs
Lab 3:I/O Constraints
Timing Exceptions
Lab 4: Timing Exceptions
2
Advanced Timing Analysis
Advanced I/O Interface Constraints
Lab 5: Advanced I/O Timing
Project-Based and Non-Project Batch Design Flows
Scripting Using Project-Based and Non-Project Batch Flows
Lab 6a: Scripting in the Project-Based Flow
Lab 6b: Scripting in the Non-Project Batch Flow
3
FPGA Design Methodology Checklist
FPGA Design Methodology
HDL Coding Techniques
Reset Methodology
Lab 5: Resets
Lab 6: SRL and DSP Inference
Synchronization Circuits and the Clock Interaction Report
Timing Closure
FPGA Design Methodology Case Study
Lab 7: Timing Closure and Design Conversion
Appendix: Timing Constraints Review
Appendix: Synchronization Circuits and the Clock Interaction Report
Appendix: Fanout and Logic Replication
Appendix: Pipelining lab
|
shuhaipeixun
总部李老师