1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
        3、培训合格学员可享受免费推荐就业机会。

课程说明：

SystemVerilog验证是数字电路验证工程师必须掌握的一项基本技能。通过SystemVerilog验证课程的学习可以快速成为一名合格的IC验证工程师，构建基于SystemVerilog语言的Testbench，熟练掌握验证流程和验证工作规划。

课程大纲：

1.?SystemVerilog 验证平台的架构

2.?SystemVerilog 语义语法

3.?SystemVerilog 并发操作机制

4.?Object Oriented Programming (OOP) 面向对象的编程

5.?SystemVerilog 内部通信机制

6.?SystemVerilog Assertion